DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

6252588

Basic Patent (No, Kind, Date): EP 239958 A2 19871007 <No. of Patents: 008>

THIN FILM SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING

THE SAME (English)

Patent Assignee: HITACHI LTD (JP)

Author(Inventor): KONISHI NOBUTAKE; HOSOKAWA YOSHIKAZU; MIMURA AKIO; SUZUKI TAKAYA; OHWADA JUN-ICHI; KAWAKAMI HIDEAKI; MIYATA KENJI

Designated States: (National) CH; DE; ES; FR; GB; IT; LI; NL; SE

IPC: \*H01L-027/13; G02F-001/133 Derwent WPI Acc No: \*C 87-279325;

Language of Document: English

Patent Family:

Patent No	Kind I	Date A	pplic No Kind	Date		
DE 3786031	C0	19930708	EP 87104622	Α	19870327	
DE 3786031	T2	19940105	EP 87104622	Α	19870327	
EP 239958	A2	19871007	EP 87104622	Α	19870327	(BASIC)
EP 239958	A3	19891102	EP 87104622	Α	19870327	,
EP 239958	B1	19930602	EP 87104622	Α	19870327	
JP 62229873	A2	19871008	JP 8669818	Α	19860329	
JP 93077303	B4	19931026	JP 8669818	Α	19860329	
US 4942441	Α	19900717	US 30623	Α	19870327	

Priority Data (No,Kind,Date):

JP 8669818 A 19860329

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

02312973

\*\*Image available\*\*

MANUFACTURE OF THIN FILM SEMICONDUCTOR DEVICE

PUB. NO.:

**62-229873** [JP 62229873 A]

PUBLISHED:

October 08, 1987 (19871008)

INVENTOR(s): KONISHI NOBUTAKE

HOSOKAWA YOSHIKAZU

MIMURA AKIO SUZUKI TAKAYA OWADA JUNICHI KAWAKAMI HIDEAKI

MIYATA KENJI

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

61-069818 [JP 8669818]

FILED:

March 29, 1986 (19860329)

**INTL CLASS:** 

[4] H01L-027/12; H01L-027/08; H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 594, Vol. 12, No. 99, Pg. 45, March

31, 1988 (19880331)

### **ABSTRACT**

PURPOSE: To decrease the number of photolithography processes and to imple ment costdown, by simultaneously forming drains and sources for an N-MOS. TFT and a P-MOS.TFT for forming a C-MOS.

CONSTITUTION: On a glass substrate 1, polysilicon island regions 2 and 20 comprising I layer or an N(sup -) layer are formed. A drain electrode 12 and a source electrode 13 are formed on the side of an N-MOS element comprising polysilicon. An SiO(sub 2) film and a polysilicon film are provided, and etching is performed. Gate insulating films 14 and 140 and gate electrodes 15 and 150 for N-MOS and P-MOS are formed. A platinum film 16 is heat-treated. Silicide layers 17,18 and 19 on the side of the N-MOS are in ohmic contact with electrodes 12,13 and 15. A silicide layer 170 in the drain region of the P-MOS and a silicide layer 180 in the source region thereof form a Schottky junction with the polysilicon region 20. A silicide layer 190 is in ohmic contact with the electrode 150. Then, a PSG film 9 and a wiring pattern 10 are formed.

19 日本国特許庁(JP)

⑩特許出願公開

# 四公開特許公報(A)

昭62-229873

@Int.Cl.1	識別記号	<b>庁内整理番号</b>		❸公開	昭和62年(1987)	10月8日
H 01 L 27/12 27/08 29/78	102	7514-5F 7735-5F 8422-5F	審査請求	未請求	発明の数 1 (金	全8頁)

②特 願 昭61-69818

**塑出 願 昭61(1986)3月29日** 

<b>砂発</b> の発	明明	者者	小 西 信 武 細 川 義 和	日立市久慈町4026番地 株式会社日立製作所日立研究所内日立市久慈町4026番地 株式会社日立製作所日立研究所内
~		-		
⑫発	明	者	三村秋男	日立市久慈町4026番地 株式会社日立製作所日立研究所内
母発	眀	者	鈴 木 菅 也	日立市久慈町4026番地 株式会社日立製作所日立研究所内
②発	明	者	大和田 淳一	日立市久慈町4026番地 株式会社日立製作所日立研究所内
⑫発	眀	者	川 上 英昭	日立市久慈町4026番地 株式会社日立製作所日立研究所内
個発	明	者	宮田 健治	日立市久慈町4026番地 株式会社日立製作所日立研究所内
创出	顖	人	株式会社日立製作所	東京都千代田区神田駿河台4丁目6番地
砂代	理	人	弁理士 武 顕次郎	外1名

明 細 藩

1. 発明の名称

海膜半導体装置の製造方法

- 2. 特許請求の範囲
- 1. 同一基体上に形成されたC-MOS構成の薄 膜電界効果トランジスタからなる薄膜半導体装 雌の製造方法において、上配基体上に互に対を なす複数の真性半導体領域、取いは低濃度の領 域の少くとも一方として形成された領域をそれ ぞれ基板部分とし、これら対をなす基板部分の 一方にだけ口+脂からたるソース領域とドレイン 領域とを形成させる工程と、これら一方の基板 部分を含む全ての基板部分の表面に共通に金属 増を形成する工程の少くとも2工程を設け、該 金属層を上記一方の基板部分では上配n<sup>+</sup>層から ... たるソース鎖坡とドレイン倒坡に対するコンタ クト層として、そして上配一方の基板部分と対 をなす他方の基本部分ではショット中接合によ るソース領域とドレイン鎖域としてそれぞれ機 能するように構成したことを特徴とする薄膜半

導体装置の製造方法。

- 2 特許額求の範囲第1項において、上配金銭層が金銭シリサイド層から成り、かつ、この層の厚さを上記n<sup>+</sup>ソース領域及びa<sup>+</sup>ドレイン領域の厚さより得く形成したことを特徴とする存膜半導体委世の製造方法。
- 3 特許請求の範囲第1項において、上記基板部分が多結晶シリコンで形成されていることを特徴とする準膜半導体装置の製造方法。
- 3. 発明の詳細な説明
  - 〔産薬上の利用分野〕

本発明は、 C - M O S 構造をもつた移展電界効果トランジスタの製造方法に係り、特にアクティブマトリクス方式の液晶デイスプレイパネルに好適な薄膜半導体装置の製造方法に関する。

#### 〔従来の技術〕

近年、小型のテレビジョン受像根、或いは懸掛け型のテレビジョン受像機などのディスプレイ袋 健として改品ディスプレイバネルが注目を集める ようになつてきているが、この放品ディスプレイ

### 特開昭62-229873 (2)

パネルとしては、p-MOS又はn-MOSの海膜 電界効果トランジスタ(TFTという)を液晶 動用スイッチング業子として組込んだ、いわゆる アクティブマトリクス(以下、AMXという)方 式のものが、主として使用される。

ところで、このような核晶ディスプレイパネル (以下、LCDパネルという)の駆動には、シフトレジスタ。マトリクス回路、インパータ回路などの各種の樹辺回路を必要とするが、これらの周辺回路をLCDパネルに内蔵することができれば、大幅なコストダウンが可能になる。

しかして、このような脳辺固路の一部には、その構成にC-MOS構造のTFTを必要とし、このため、p-MOS・TFTを必要とし、このため、p-MOS・TFTを同時に作り込む必要があり、従つて、これをAMX方式のLCDバネルに内蔵させようとすると、その製造プロセスが多くなり、コストアップの大きな優因となつてしまう。つまり、AMX方式のLCDバネルに必要なスイッチング案子としては、上述のようにp-MOS或いはn-MOSの一方

となる SiO, 膜及び ゲート 電極となるポリシリコ ンPSiをデポジションした後、同図(c)に示すよ うに、ホトレジスト版をマスクとしたドライエッ チング技術によりゲート倒坡以外を除去し、ゲー ト絶繰膜3,30及びゲート電極4,40を形成する。 次いでn~MOSを形成するために、同図(d)に示 すように、ローMOS側となる方の領域20だけを ホトレジスト膜 100 で限つた後、リンをイオン打 込みして同図(e)のように、n<sup>+</sup>膳のドレイン5、ソ ース 6 を形成した後、p - M O S 値のホトレジス ト膜 100 を除去する。この後、同図(f)に示すよう 化、今度はn-MOS側となる領域2全体をホト レジスト膜 101 で復つた後、ポロンをイオン打込 みして阿図(g)に示すように、p<sup>+</sup>層のドレイン 7。 ソース8を形成する。との後、ホトレジスト膜 101 を飲去し、イオン打込みされた層 5~8を括 性化するために 500~1000℃ で熱処理する。次に、 同凶(h)に示すように、VSG腹9をクエハ金面に デポジションした後、配服のためのスルホール90 を設け、ついで、同凶川に示すように、配慮用金

のTFTだけでよいのにもかかわらず、これに上記の周辺回路を内蔵させるためには、p-MOS とn-MOSの両方のTFTの組込みが必要にな つて、ホトマスク数とブロセス数の増加が著しく なつてしまうのである。

ことで、上記した周辺回路に必要な C-MOS・TFTについて説明すると、これは、例えば第 6 図に示すよう オインパータ回路に使用されるもので、pとnのMOS・TFTのゲートを共通に接続して入力端子 Via とし、これらのドレインを共流にして出力端子 Voutとしたものである。

次に、このようなインパータ回路を、ポリシリコン(多結晶シリコンのこと)を用いて実現させたC-MOS・TFTの製造方法の従来例を第7図によつて説明する。

まず、第7 図(3) 化示すよう化、絶縁基板 1 上化ポリシリコンを所定の厚さに成長させ、これをホトレジスト膜を用いたエッチングにより島状の一対のポリシリコン領域 2 , 20 を形成する。

次に、何図のに示すように、将来ゲート絶縁膜

風として例えば A4 - Si 膜 10 を スパッタリングし て配線パターンを形成する。

ここで、期7図の(j)は、同図(j)の工程を終つたところでの平面図である。まお、これらの図において、符号4'及び 40' は、それぞれゲート電極 4.40の一部で、リン又はボロンがイオン打込みされた部分を表わしている。

以上のほか、本発明に関連する従来例としては、 特開出 5 8 - 1 8 2 8 7 1 号公報に配載のものを挙 げることができる。

[ 発明が解決しようとする問題点]

上記従来例のようにして、C-MOS・TをTによるインバータ回路が構築できるが、これに必要なホトマスク数は6枚である。

そとで、これをAMX方式のLCDパネルに内蔵させようとすると、LCDパネル自体としては、さらに透明電極の形成を要するから、ホトマスク数が1~2枚追加になる。

上記したように、 A M X 方式のLCDパネルと してだけなら、 p 製又は n 型の一方のTFTだけ でよいのであるから、これに従来例のようにして C-MOS・TFTからなる周辺回路を内蔵させ ると、ホトマスク数が2-3枚増え、これにより プロセス数も増加してしまう。

従つて、従来技術では、AMX方式のLCDパ オルに周辺回路を内蔵させることによるコストダ ウンが充分に得られないという問題点があつた。

本発明の目的は、上記従来例の問題点に充分に 対処でき、AMX方式のLCDパネルに適用する ことにより、それに対する周辺回路内蔵に伴うコ ストダクンが充分に得られるようにした神膜半導 体装置の製造方法を提供することにある。

#### [問題点を解決するための手段]

本発明によれば、上記問題点は、C-MOSを形成すべきn-MOS・TFTのうち、前者のソース・ドレインの両領域に対してコンタクト膜とたるように設けた金属層が、同時に後者に対してはショットキ級合によるソースとドレインの両領域の形成にあずかるようにすることにより解決される。

とたるn<sup>+</sup>層11を全面にデポジションする。このn<sup>+</sup> 眉目はアモルファスでもポリシリコン層でも良い。 次いで、同図(c)に示すように、ホトレジスト膜を 用いてn-MOS米子側のドレイン電極12及びソ - ス電極13となる部分だけを供し、その他の部分 のa<sup>+</sup> 脳 11 を全面除去する。 次 K 、 同図(d) K 示すよ うに、科米ゲート絶縁膜となるSiO. 腹 14, 140 を低圧CVD法、ブラメマCVD法あるいは低温 愚酸化法などの方法で約 1000~ 1500 Åの 厚さん 形成した後、ゲート電極となるアモルファスシリ コン若しくはポリシリコン腹を高凝度で膜厚約 500Å K デポジションし、ホトレジスト腱をマス クとして、ドライエツチング技術により、α→ MOS及びp-MUSのゲート飯炊とたる部分だ けを捜し、それ以外の部分を除去してロー MOS 及びp-MUSのゲート絶縁度14、 140 及びゲー ト電板15、 150 を形成する。次に、同凶(e)に示す ように、日金族16を500Å程度スパッタリング法 でデポジションした後、酸素あるいは水梁中で 450~ 550℃ の熱処理を施して何凶(1)に示すよう

〔作 用〕

符号を付してある。

n-MOS・TドT領域におけるコンタクト層の形成と、p-MOS・TドT領域でのソースとドレインの両領域の形成とが同一プロセスとなり、ホトマスク数とプロセス数の増加が抑えられる。
「実施例」

との第1図の実施例は、一般的なC MOSインパータ回路を実現するためのC - MOS・TFTとしてポリシリコンを使つた場合のT F T の疑断面をプロセスの酸に示したもので、ます、最初に第1回回に示すように、ガラスの基板 1 に i 層又は「層のポリシリコンを成長させた後、ホトレジスト膜を用いてこれを島状にエッチングし、対になった傾似 2 . 20を形成する。次に、同図(b)に示すように、将来ローMOSのソース及びトレイン

に、シリサイド周17. 18、19、170、180、190 を形成する。この場合、ゲート絶縁版14。 140 の 便面以外はアモルファスシリコンあるいはポリシ リコンで獲われているので、これらの部分はすべ てシリサイド層になる。このとき、n-MOS側 でのシリサイド暦17、18は、高濃度のn+届からな るドレイン単極12。ソース電極13に接しているの で、とれらに対してオーミック接触となり、同様 **ドゲート電極15ド対してもアモルフアス又はポリ** シリコン脂が高濃度でデポジションされているか らオーミック接触となる。一方、p-MOS側で のドレイン領域のシリサイド層 170 及びソース領 域のシリサイド暦 180 はポリシリコン領域20が i 眉または『雁であるから、それに対してはジョッ トャ接合を形成し、ゲート電極 150 に対しては15 と同様オーミック接触とたる。次に、同図図に示 すように、PSG族9をウエハ金面にデポジショ ンした後、此般のためのスルホール90を形成する。 たお、 PS 4 膜とはリン硅酸ガラス膜のことであ る。とのあと、同図山に示すように、配無用金銭

#### 特開昭62-229873 (4)

として例えば AL-Si をスパッタリングして配線パターン10 を形成する。ここで、同図(i) は上記した図(b) の平面図であり、第2図は第1図(f) のローMOS 倒の斜視図、第3図は同じく第1図(f)のp-MOS 側の斜視図である。

以上の工程でC-MOS・TFTで構成したインパータ回路が構築されるが、これに必要なホトマスク数は5枚である。

従つて、との実施例によれば、従来例と比較し てマスク数を1枚減らすことができる。

しかして、このインパータ回路をAMX方式のLCDパネルに内蔵するときは、AMXとしてはさらに透明電極が必要であるから、ホトマスク数は1~2枚追加される場合があるが、この実施例によれば、pーMOS側をショット中接合としているので、AMX用のTFTとしてローMOS・TFTを採用するようにしてやれば、CーMOS・TFTを採用するようにしてやれば、CーMOS・TFTを採用するようにしてやれば、CーMOS・TFTによるインパータ固路を内蔵させたことによるホトマスク数やブロセス数の増加はたく、同じ数にすることができる。

まず、第5図はん示すように、ガラスの基板1 たCr等の金属を全面に蒸灌あるいはスパッタリン ク法で形成した後、ホトエッチングにより一対の ゲート電極パターン19、190を形成する。次に、 同図(b)に示すように、まず、全面にゲート絶級膜 となる SiO, あるいは SiNx 20を形成し、ついで、 その上にi 層叉はn 層のポリシリコン層 PS、さ られn<sup>+</sup>層のアモルフアス又はポリシリコン層 PSn<sup>+</sup> を順次形成した後、同図(c)に示すように、ホトレ ジスト膜を用いて島状にエッチングし、それぞれ の暦 21. 210. 22. 220 を形成する。次に、同図 (d)に示すように、α-MOS柔子側のドレイン23 及びソース24部分だけを残し、それ以外の部分の n<sup>+</sup> 膳をホトレジスト膜を用いて全面除去する。 次いで、阿図(e)に示すように、 SiO, 等の絶敏度 を全面につけた後、ドレイン。ソース領域上の SiO, を選択的に除去して層25, 250を形成する。 次に、同図(1)に示すように、その上に白金25を 500Å 程度つけ、ついで同図図に示すように、無 処理してシリサイド層27.28、29、30を形成する。

第4図は以上の実施例により形成した C-MOS・TドTの、α-MOSとp-MOSのそれぞれの TFT単体の特性を、ソース・ドレイン間の電圧 Vos を 5 V としたときのドレイン電流 Ioとゲート 電圧 Voの関係を実測した結果である。

この部 4 図から明らかなように、上配実施例に よれば、 Va = ± 20 V と Va = 0 のときの Ia の比、 いわゆるオンオフ電流比は n - M O S T F T でも p - M O S T F T でもいずれも 5 桁以上あり、 液 晶を搭載したディスプレイ用 A M X の T F T とし て十分前足する細葉が得られた。

次に、毎5図により本発明の他の一実施例について説明する。

上記した第1図の実施例は、いわゆるコブラナー(copianar)形下ドTと呼ばれるものに通用したものであるのに対して、この第5図の実施例は、ゲート電極と、ドレイン、ソース電極が互に案子の反対の主殺面にある、いわゆる逆スタガ(in-verted-stagger)形下FTと呼ばれるものに適用した実施例である。

次に、同図(h) に示すように、PSG膜31をウェハ 全面にデポジションした後、配線のためのスルホ ール 310 を形成し、その後、同図(i) に示すように、 配線用金属32として AL - Si 等をスパッタリング してパターンを形成する。

でつて、この実施例においても、n-MOS・TFTのドレイン。ソース電極27、28は第1実施例と同様 n<sup>+</sup>圏23、24に対してオーミック接触、p-MOS・TFTのドレイン、ソース電極29、30も第1実施例と同様に増又はn層 210 に対してはショットキ接合を形成する。

との実施例によれば、トレイン、ソース近傍の構造は第1図の実施例と同様であるが、遊スタガ構造のメリットであるゲート絶縁膜20.1届のポリシリコン21及び中暦22を連続して形成することが可能であるため、TFTのオン特性の性能を左右するゲート絶縁膜20とポリシリコン21、210の結晶界面、及びオフ特性の性能を左右するポリシリコン21と中でモルファスあるいは中ポリシリコン21、24との設合形成を良好なものにできるとい

### 特開昭62-229873 (5)

**うメリットがある。** 

[祭明の効果]

·- 24 -

なお、以上の実施例では、いずれもシリサイド 磨を配線に用いているため、耐薬品性に使れ、狭 工程での製造歩留りの向上が期待でき、AMX方 式のLCDパネルの高信頼化も期待できる。

同様に、以上の実施例では、白金によるシリサイド層を用いているが、本発明はこれに限らず実施可能で、とにかくn<sup>+</sup>層に対してはオーミック接触、i 層又はn<sup>-</sup>層に対してはショットキ接合を作るものならどのようなシリサイドでもよく、或いは金属を用いてもよいのはいうまでもない。

以上説明したように、本発明によれば、n-MOS・TFTのドレイン、ソースに対する配酸と、p-MOS・TFTに対するドレイン、ソースの形成を同時に行なうととができるから、従来技術の問題点に充分に対処でき、AMX方式のLCDパネルに適用して高性能化とローコスト化に充分に寄与することができる。すなわち、一般に、AMX方式のLCDパネルの製造に必要なホトリソ

工程数は4~6回と営われており、通常のICなどの製造工程と比較した場合、それらの1/3~1/4程度とあまり多くない。


従って、ホトリン工程数の減小はたとえ1工程 の減小でもコストダウンに大きく寄与し、このた め、本発明によるコストダウン効果も充分なもの を期待することができる。

#### 4. 図面の簡単な説明


第1回は本発明による薄膜半導体装置の製造方法の一実施例を示すプロセス説明図。第2回及び第3回はそれぞれ第1回のプロセスの一部における半導体無子の状態を示す一部断面による斜視図。第4回は本発明の一実施例による半導体製量の特性図、第5回は本発明の他の一実施例の説明図。第6回はC-MUS・TFTによるインパータ回路の一例を示す回路図、第7回は従来例のプロセス説明図である。

140 …… ゲート絶殺棋、15、150 …… ゲート電極。17~19、170~190 …… シリサイド層。


代理人 弁理十 武 超次即(外1名




# 特開昭62-229873 (6)




第2図




第3四




第 4 図




## 特開昭62-229873 (ア)





第 6 図



# 特開昭62-229873 (8)

